Individuelles PCB-Design für Energie- und Solarstromsysteme
Solar- und Energieelektronik versagt dort, wo Spannung und Strom am höchsten sind: am DC-Bus, am MPPT-Schaltknoten und an der Isolationsbarriere. Wir entwerfen Leistungsstufen-PCBs konsequent rund um Kriechstrecken, Thermik und Überspannungsrealität, statt das Layout als Nebensache zu behandeln. Jede Platine ist so ausgelegt, dass sie die HiPot-Prüfung besteht, blitzbedingte Transienten übersteht und bei voller Einstrahlung kühl bleibt.
Challenges specific to Energy & Solar
Lichtbögen und Kriechstrecken-Überschlag am DC-Bus
String-Spannungen von 1000 V überbrücken unzureichend beabstandetes Kupfer durch Feuchtigkeit, Staub und Außenbedingungen mit Verschmutzungsgrad 3 und verursachen Kohlebahn-Lichtbögen.
MPPT-Leistungsstufe läuft zu heiß
Schaltknoten-FETs, Drosseln und Shunts geben zehnerweise Watt in dünnes Kupfer ohne thermischen Pfad ab, was die Ausgangsleistung derated und Lötstellen altern lässt.
Überspannung und Blitz zerstören die Platine
Nahe Einschläge koppeln kV-Gleichtakt-Transienten in lange PV-Strings ein und durchschlagen Gate-Treiber und Messleitungen, denen ein Begrenzungspfad fehlt.
Verpolung zerstört den Eingang
Servicetechniker vertauschen bei der Installation PV+ und PV- oder Batterien, speisen den Bus rückwärts und braten Eingangs-FETs, Controller und Rückstromsperr-Dioden.
Isolationsbarriere bricht durch
Barrieren von Primär zu Sekundär und von Bus zu Kommunikation leiten ab oder schlagen über, weil Luftstrecke, Kriechstrecke und Schlitzführung die Arbeitsspannung nie erfüllt haben.
How GizanTech solves them
- 1. Kriechstrecken-orientiertes DC-Bus-Layout. Wir spezifizieren Kupferabstände nach den Verschmutzungsgrad-3-Tabellen der IEC 62109-1, ergänzen Schutzlack und führen Schlitze unter Hochspannungsspalten, um Kriechstrecken zu unterbrechen.
- 2. Thermisch modellierte MPPT-Stufe. Wir platzieren FETs und Shunts auf Kupferflächen mit thermischen Vias zu einer rückseitigen Ebene, halten die Schaltschleife eng und validieren den Sperrschicht-Anstieg per IR-Scan.
- 3. Überspannungs- und Blitzschutzkette. Wir ergänzen gestufte MOV- plus TVS-Begrenzung, Gasableiter an den PV-Eingängen und einen definierten Überspannungs-Rückpfad, damit kV-Transienten vor der Logik abgeleitet werden.
- 4. Verpolungs-Härtung. Wir setzen Ideal-Dioden-P-FET-Sperrung an den Eingängen, polarisierte Steckverbinder und eine Sense-and-Latch-Crowbar ein, damit eine vertauschte Installation den Bus nicht rückspeisen kann.
- 5. Verifizierte Isolationsbarrieren. Wir legen Kriech- und Luftstrecke zwischen Primär und Sekundär für die Nenn-Arbeitsspannung aus, ergänzen Isolationsschlitze und bestätigen jeden Aufbau mit 3 kV HiPot.
| Regel | Standard / Abstandsziel | Fehlerart | Layout-Maßnahme |
|---|---|---|---|
| DC-Bus-Kriechstrecke / Luftstrecke | IEC 62109-1, Verschmutzungsgrad 3: 8.0 mm Kriechstrecke bei 1000 Vdc | Kohlebahn-Lichtbogen, Überschlag über verschmutzte Oberfläche | Kupferspalte verbreitern, Isolationsschlitze fräsen, Schutzlack auftragen |
| Verpolung | Volle umgekehrte PV- / Batteriebus-Spannung sperren, < 30 mV Abfall | Eingangs-FETs und Controller bei Installation rückgespeist und zerstört | Ideal-Dioden-P-FET-Sperre plus polarisierte, kodierte Steckverbinder |
| MPPT-Leistungsstufen-Thermik | Tj < 110 C bei voller Einstrahlung, < 40 C Kupferanstieg | FET- / Drosselüberhitzung, Derating, Lötstellen-Ermüdung | 2 oz Fläche, Thermal-Via-Array zur Rückseitenebene, enge Schleife |
| Überspannung / Blitz | IEC 61643 / 8-20 us, Begrenzung 6 kV Kombinationswelle | Gate-Treiber und Messleitungen durch Gleichtakt-kV durchschlagen | Gestufte GDT + MOV + TVS, definierter Überspannungs-Rückpfad |
| Isolationsbarriere | Verstärkt, 3 kV HiPot, >= 6.4 mm Kriechstrecke bei Arbeits-V | Primär-Sekundär-Ableitung, Barrieren-Überschlag bei Fehler | Isolationsschlitz führen, keine Leiterbahnen im Spalt, jeden HiPot prüfen |
Go deeper
Custom PCB Design for other industries
Frequently asked questions
Für welche Spannungsklasse können Sie Solar-PCBs entwerfen?
Wir entwerfen für String-Busse mit 600 V, 1000 V und 1500 Vdc und legen Kupfer- sowie Isolationsabstände nach den Kriechstrecken-Tabellen der IEC 62109 für die jeweilige Arbeitsspannung und den Verschmutzungsgrad aus.
Wie verhindern Sie die Überhitzung der MPPT-Stufe?
Wir modellieren den Schaltknoten thermisch, nutzen starke Kupferflächen mit Via-Arrays zu einer rückseitigen Ebene, halten die Schaltschleife eng und bestätigen den Sperrschicht-Anstieg per IR-Scan bei voller Last.
Übernehmen Sie auch Überspannungs- und Blitzschutz?
Ja. Wir entwerfen eine gestufte Begrenzungskette aus Gasableitern, MOVs und TVS-Dioden mit definiertem Überspannungs-Rückpfad, damit eingekoppelte kV-Transienten zur Masse abgeleitet werden, bevor sie die Steuerlogik erreichen.
Übersteht die Platine eine verpolte PV- oder Batterieverbindung?
Wir ergänzen Ideal-Dioden-P-FET-Rückstromsperrung sowie kodierte, polarisierte Steckverbinder, damit eine vertauschte Installation bei der Inbetriebnahme den Bus nicht rückspeisen und die Eingangsstufe zerstören kann.
Zertifizieren Sie die Isolation und führen HiPot-Tests durch?
Wir entwerfen verstärkte Barrieren von Primär zu Sekundär für die Arbeitsspannung und prüfen jede bestückte Platine mit einem 3 kV HiPot-Durchschlagstest sowie Isolationswiderstands-Kontrollen.